一般而言，从成本管理和生产线的灵便调节的视角，PCB生产商都只对制成品的印刷线路板开展电测。这也是电测较大的缺点和不够，先，因为测到的难题线路板早已成形，生产工艺流程中的难题点定位艰难；次之，电检测只有测到路线的导通，针对电阻器、电感器、电容器等由路线样子造成 的缺点都束手无策，假如必须检测电感器、电容器等特性，务必设计方案比较复杂的检测路线，而现阶段因为PCB的精度的提升，检测模貝与路线的设计方案难度系数越来越大，成本费逐渐拉高，因此过后对PCB上的电子器件进作用功能测试对大部分PCB生产商而言是没法承担的，目前来说磁芯外观缺陷检测在pcb行业使用的比较多。
磁芯外观缺陷检测错判的原因有哪些？
磁芯外观缺陷检测错判的界定及存有原困、检验错判的界定及存有原困、检验错判的界定及存有原困错判的三种了解及造成缘故能够 分成以下几个方面：1、元器件及点焊原本有产生欠佳的趋向，但处在允收范畴。如元器件原本发生了偏位，但在允收范畴内；该类错判主要是因为预设值设置过严导致的，也可能是其自身处于欠佳与优品规范中间，AOI与MV(人力目检)确定导致的误差，该类错判是能够 根据调节及与MV融洽规范来减少。2、元器件及点焊无不良倾向，但因为DFM设计方案时未考虑到AOI的可测性，而导致AOI判断良是否有一定的难度系数，为确保验出实际效果，将引进一些错判。如焊层设计方案的太窄或过短，磁芯外观缺陷检测开展检验时较难开展很的判断，此类情况所导致的错判较难清除，除非是改善DFM或舍弃该类元器件的点焊欠佳检验。
磁芯外观缺陷检测AOI软件中有一个综合性的验证功能，它能减少检查的误报，保证检测程序无缺陷。它可以检查储存起来的有缺陷的样品，例如，修理站存放的样品，以及印刷了焊膏的空白印刷电路板。在优化阶段，在这方面花时间的原因是为了不让任何缺陷溜过去。磁芯外观缺陷检测所有已知的缺陷都必须检查，同时要把允许出现的误报数量做到小。在针对减少误报而对任何程序进行调整时，要检查一下，看看以前检查出来的真正缺陷，是否得到维修站的证实。通过综合的核实，保证检查程序的质量，用于专门的制造和核查，同时对误报进行。
